lonngyue

@lonngyue

lonngyue 暂无简介

所有 个人的 我参与的
Forks 暂停/关闭的

    lonngyue/Verilog功能模块--FIFO forked from 徐晓康/Verilog功能模块--FIFO

    包含同步FIFO,异步FIFO,不同位宽转换

    lonngyue/zipcpu

    FPGA, 轻量级CPU软核

    lonngyue/fw-AC792_SDK forked from 珠海杰理科技/fw-AC792_SDK

    Firmware for AC792N VIDEO&DISPLAY&AUDIO&WIFI&BT

    lonngyue/oh

    该库是用标准 Verilog (2005) 编写的,包含超过 25,000 行 Verilog 代码,超过 150 个单独的模块。功能示例包括:FIFO、SPI(主/从)、GPIO、高速链路、存储器、时钟电路、同步原语、中断控制器、DMA。

    lonngyue/Xilinx_Library

    Vivado诸多IP,包括图像处理等

    lonngyue/betaflight

    betaflight

    lonngyue/Book_VIP forked from crazybingo/Book_VIP

    《基于MATLAB与FPGA的图像处理教程》此书是业内第一本基于MATLAB与FPGA的图像处理教程,第一本真正结合理论及算法加速方案,在Matlab验证,以及在FPGA上加速实现的书籍,填补了行业的空缺,书中选择了几十个图像处理算法进行硬件加速,希望真正能够让从业者了解如何采用FPGA进行加速,如何掌握精髓,改变未来。 这里,借用Gitee,托管本书相关的图像算法代码及相关资料等,与您共享。

    lonngyue/DisplayPort_Verilog

    Digilent Nexys 视频开发板上的 Xilinx Artix-7 FPGA DP接口

    lonngyue/Deep-learning-paper-for-OFDM-Communication

    2019-2021最新应用深度学习到OFDM通信系统中的论文汇总(实时更新)

    lonngyue/OFDM-baseband

    verilog实现OFDM基带 开发工具: Quartus II 15.0 (64-bit) Modelsim SE-64 10.2c FPGA型号:Cyclone V SX SoC—5CSXFC6D6F31C6N 硬件平台:SoCKit( Cyclone V) + ARRADIO(AD9361)

    lonngyue/wimax_ofdm

    WiMAX OFDM Phy 的部分 Verilog 实现

    lonngyue/OFDM_802_16

    基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置,ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429

    lonngyue/OFDM_802_11

    基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置,ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429

    lonngyue/OFDM_802_22

    基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置,ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429

    lonngyue/rfsoc_ofdm

    OFDM 收发器 此存储库包含正交频分复用 (OFDM) 收发器的 RFSoC 演示。目前OFDM 系统仅与ZCU111+RFSoC2x2和RFSoC4x2的PYNQ 映像 (v2.7) 及更高版本兼容。

    lonngyue/openofdm

    Verilog 实现的802.11 OFDM PHY 解码器 1、完全可综合(在 Ettus Research USRP N210 平台上测试 2、全面支持传统 802.11a/g 3、支持 MCS 0 - 7 @ 20 MHz 带宽的 802.11n 4、使用 Python 解码器进行交叉验证 5、模块化设计,便于修改和扩展 完整文档:http://openofdm.readthedocs.io

    lonngyue/DetectHumanFaces

    我们采用ARM Cortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC,通过ov5640摄像头采集实时图像,经过检测系统的检测后,将已经框出人脸的实时图像通过HDMI输出到显示器,同时可以通过UART查看检测时间等信息,还能通过板载LED灯查看检测到的人脸数量

    lonngyue/ARM_Cortex-M3

    在FPGA上搭建Cortex-M3软核、图像协处理器,通过OV5640采集车牌图像,实现车牌的识别与结果显示。基于Altera DE1 FPGA,依据AHB-Lite总线,将LCD1602、RAM、图像协处理器等外设挂载至M3。视频采集端,设计读写FiFo、SDRAM读写、灰度处理、二值化、VGA显示等。最终将400位宽的结果(20张车牌)存储在RAM中,通过AHB总线由M3调用并显示识别结果。

    lonngyue/openmsp430

    Verilog实现的16位微控制器MSP430的内核。 详细的设计文档: https://github.com/olgirard/openmsp430/tree/master/doc

    lonngyue/step_into_mips

    重庆大学由2017年开始实施的计算机组成原理课程改革实验内容,通过合理的梯度划分,一步一步由单独器件连接构成CPU,最后实现一个简单的MIPS五级流水CPU。

搜索帮助