1 Star 0 Fork 14

kyle_liuwei/SystemVerilog数字集成电路功能验证

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
该仓库未声明开源许可证文件(LICENSE),使用请关注具体项目描述及其代码上游依赖。
克隆/下载
贡献代码
同步代码
取消
提示: 由于 Git 不支持空文件夾,创建文件夹后会生成空的 .keep 文件
Loading...
README
本书配套代码、课件等教学资源仅限于学习交流。

虚拟机下载地址:https://pan.baidu.com/s/1pp3DqxdZT2dtAmJAXVeh9g?pwd=1111。

root密码:1111。

启动授权命令
[eda@socserver ~]$ cd ~/flexlm
[eda@socserver flexlm]$ lmgrd -c synopsys.dat -l log.txt

全部例子在CentOS 7.9系统下的VCS和Verdi2018-2021中测试通过,注意2018版本使用DVE查看覆盖。

svm-1.1和svm-1.2目录包含了配置数据库和工厂机制的源文件,在第5和第9章的例子中会重复使用。

Shell中运行某个例子的步骤。

1. 在Shell中进入src目录。
2. 如果需要使用svm1.1或svm1.2目录中的包,Bash Shell下执行source setting.sh(TC Shell执行source setting.csh),加载环境变量$SRC_HOME和$SVM_HOME。
3. 将src目录下的makefile复制到当前例子所在目录,然后输入make进行仿真。
4. Makefile的详细使用详见教材附录A。

空文件

简介

SystemVerilog数字集成电路功能验证书中源代码 展开 收起
取消

发行版

暂无发行版

贡献者

全部

近期动态

加载更多
不能加载更多了
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
1
https://gitee.com/kyle_liuwei/sv.git
[email protected]:kyle_liuwei/sv.git
kyle_liuwei
sv
SystemVerilog数字集成电路功能验证
master

搜索帮助