主要用于《接口技术》课程实验教学
主要用于《接口技术》课程实验教学
用于学习 Vivado 高层次综合（High-Level Synthesis，HLS）
华中科技大学系统能力综合培养课程（蓝牙小车）实验文档
用于片上系统（SoC）设计课程教学
将由Chisel语言生成的rocketchip_system Verilog语言源代码作为基础，根据要求对相应的模块进行重新设计，从而达到进行RISC-V CPU设计实验的目的。
主要用于《接口技术》课程实验教学
最近一年贡献：43 次
最长连续贡献：2 日
最近连续贡献：2 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。