登录 注册
开源 企业版 高校版 私有云 Gitee AI NEW
前沿技术
CC0-1.0
全部项目 MulanPSL-2.0 0BSD AFL-3.0 AGPL-3.0 Apache-2.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSD-4-Clause BSL-1.0 CC-BY-4.0 CC-BY-SA-4.0 CECILL-2.1 CERN-OHL-P-2.0 CERN-OHL-S-2.0 CERN-OHL-W-2.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GFDL-1.3 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MIT-0 MPL-2.0 MS-PL MS-RL MulanPSL-1.0 MulanPubL-1.0 MulanPubL-2.0 NCSA ODbL-1.0 OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense Vim WTFPL Zlib
Verilog
全部语言 Java JavaScript HTML CSS Python C Shell C++ PHP TypeScript C# Go Objective-C Android Kotlin Ruby Assembly Swift NodeJS Perl Dart Lua Matlab Rust 其他 PowerShell HTML/CSS 微信 Scala Groovy C/C++ XSLT R QML Pascal Docker CoffeeScript FORTRAN Erlang ActionScript Emacs Lisp SQL Smalltalk Delphi VHDL TeX/LaTeX M ASP Visual Basic Clojure Common Lisp Awk LiveScript Haskell Scheme Elixir Julia 易语言 OCaml YAML AutoHotkey Puppet Pawn Ada D Standard ML XML Arduino Logos Prolog VimL 汇编 Coq Haxe Vala ColdFusion Crystal Scilab Racket Lisp Slash Eiffel eC DOT Zephir Nemerle
Stars
Stars 最新推荐 最近更新
5322946 liangkangnan 1578984522

liangkangnan/tinyriscv

3K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
Verilog
智能硬件 RISC-V 开发
|
4个月前
8241888 xiaowuzxc 1640229265

xiaowuzxc/大黄鸭处理器

117
从零写一个16位处理器，采用自主设计的大黄鸭指令集，单周期3级流水线，8位指令双发射。配套大黄鸭汇编器，简化程序开发。目前主体设计已完成，大家的支持是我前进的动力。
软核
指令集
Verilog
智能硬件
|
接近2年前
5069890 seddon2001 1615086002

Seddon/GenshinCPU

20
This repo is GenshinCPU From NWPU(NSCSCC First Prize)
Verilog
芯片开发
|
3年前

RZJM/Miz702_VGA

8
基于zynq的VGA驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2 1.480*640 分辨率 2.显示静态彩色图片
Verilog
智能硬件
|
8年多前
8650835 fibercomm 1664269519

FiberCOMM/PSTR17R5B

8
使用DDS芯片AD9914产生线性扫频信号
Verilog
芯片开发
|
3年多前

喻正国/FPGA_sobel

6
基于Xlinx S6芯片的Sobel边沿检测算法实现
Verilog
芯片开发
|
6年多前

喻正国/FPGA_HDMI

4
本项目是基于XILINX A7芯片的HDMI控制模块
Verilog
芯片开发
|
6年多前
5522262 yuan hp 1586251727

yhp/ltc2357_debug

3
ltc2357芯片调试
Verilog
芯片开发
|
4年前
1567069 rspwfpgas 1598362756

RSPwFPGAs/miniMAC_1GE

2
Ethernet interfacing and packet processing on FPGAs, starting from a minimum functionality MAC layer design.
Verilog
智能硬件
|
6年多前

yanzengxiang/open-fpga-verilog-tutorial

1
开源FPGA Lattice的iCE40系列芯片 入门教程
Verilog
芯片开发
|
接近4年前

RZJM/Miz702_HDMI

0
基于zynq的HDMI驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2
Verilog
智能硬件
|
接近9年前
今日热门
本周热门
liangkangnan/tinyriscv
3K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
wilson_chen/HDLGen
57
HDLGen是一个HDL/RTL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持扩展API，支持自动Instance、自动信号生成、IPXACT、JSON、XML、模板等输入来减少手动工作、提高开发效率、降低出错几率，大大提高IP开发和SOC集成的效率
xiaowuzxc/大黄鸭处理器
117
从零写一个16位处理器，采用自主设计的大黄鸭指令集，单周期3级流水线，8位指令双发射。配套大黄鸭汇编器，简化程序开发。目前主体设计已完成，大家的支持是我前进的动力。
LoongsonEdu/CPU设计实战
62
《CPU设计实战 MIPS版》实验资源
liangkangnan/tinyriscv
3K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
yhp/ltc2357_debug
3
ltc2357芯片调试
wilson_chen/HDLGen
57
HDLGen是一个HDL/RTL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持扩展API，支持自动Instance、自动信号生成、IPXACT、JSON、XML、模板等输入来减少手动工作、提高开发效率、降低出错几率，大大提高IP开发和SOC集成的效率
xiaowuzxc/大黄鸭处理器
117
从零写一个16位处理器，采用自主设计的大黄鸭指令集，单周期3级流水线，8位指令双发射。配套大黄鸭汇编器，简化程序开发。目前主体设计已完成，大家的支持是我前进的动力。
LoongsonEdu/CPU设计实战
62
《CPU设计实战 MIPS版》实验资源
enlighten7328/OpenQinling-CPU
76
开源cpu。完全自主设计指令集
LoongsonEdu/chiplab
85
chiplab项目致力于构建基于LoongArch32 Reduced的soc敏捷开发平台
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
回到顶部