1 Star 6 Fork 3

喻正国/FPGA_sobel

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
该仓库未声明开源许可证文件(LICENSE),使用请关注具体项目描述及其代码上游依赖。
克隆/下载
贡献代码
同步代码
取消
提示: 由于 Git 不支持空文件夾,创建文件夹后会生成空的 .keep 文件
Loading...
README

空文件

简介

基于Xlinx S6芯片的Sobel边沿检测算法实现 展开 收起
Verilog
取消

发行版

暂无发行版

贡献者

全部

近期动态

加载更多
不能加载更多了
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
Verilog
1
https://gitee.com/chinkwoyu/FPGA_sobel.git
[email protected]:chinkwoyu/FPGA_sobel.git
chinkwoyu
FPGA_sobel
FPGA_sobel
master

搜索帮助