代码拉取完成，页面将自动刷新
<?xml version="1.0" encoding="UTF-8"?>
<Project Version="3" Minor="1" Path="C:/Users/xingyu.pan/Documents/github/apple1_on_anlogic">
<Project_Created_Time></Project_Created_Time>
<TD_Version>5.5.47752</TD_Version>
<Name>eg4_apple1_demo</Name>
<HardWare>
<Family>EG4</Family>
<Device>EG4S20BG256</Device>
</HardWare>
<Source_Files>
<Verilog>
<File Path="rtl/cpu/arlet/ALU.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="1"/>
</FileInfo>
</File>
<File Path="rtl/cpu/arlet/cpu.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="2"/>
</FileInfo>
</File>
<File Path="rtl/cpu/arlet_6502.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="3"/>
</FileInfo>
</File>
<File Path="rtl/led_and_key/led_and_key.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="4"/>
</FileInfo>
</File>
<File Path="rtl/led_and_key/tm1638.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="5"/>
</FileInfo>
</File>
<File Path="rtl/ps2keyboard/debounce.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="6"/>
</FileInfo>
</File>
<File Path="rtl/ps2keyboard/ps2keyboard.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="7"/>
</FileInfo>
</File>
<File Path="rtl/uart/async_tx_rx.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="8"/>
</FileInfo>
</File>
<File Path="rtl/uart/uart.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="9"/>
</FileInfo>
</File>
<File Path="rtl/vga/font_rom.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="10"/>
</FileInfo>
</File>
<File Path="rtl/vga/vga.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="11"/>
</FileInfo>
</File>
<File Path="rtl/vga/vram.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="12"/>
</FileInfo>
</File>
<File Path="rtl/apple1.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="13"/>
</FileInfo>
</File>
<File Path="rtl/clock.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="14"/>
</FileInfo>
</File>
<File Path="rtl/pwr_reset.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="15"/>
</FileInfo>
</File>
<File Path="rtl/ram.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="16"/>
</FileInfo>
</File>
<File Path="rtl/rom_basic.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="17"/>
</FileInfo>
</File>
<File Path="rtl/rom_wozmon.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="18"/>
</FileInfo>
</File>
<File Path="rtl/led_and_key/SB_IO.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="19"/>
</FileInfo>
</File>
<File Path="rtl/boards/Anlogic_sparkroad/eg4_apple1_demo.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="21"/>
</FileInfo>
</File>
</Verilog>
<ADC_FILE>
<File Path="pinmap.adc">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="constraint_1"/>
<Attr Name="CompileOrder" Val="1"/>
</FileInfo>
</File>
</ADC_FILE>
<IP_FILE>
<File Path="al_ip/pll.ipc">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="20"/>
</FileInfo>
</File>
</IP_FILE>
</Source_Files>
<FileSets>
<FileSet Name="design_1" Type="DesignFiles">
</FileSet>
<FileSet Name="constraint_1" Type="ConstrainFiles">
</FileSet>
</FileSets>
<TOP_MODULE>
<LABEL></LABEL>
<MODULE>eg4_apple1_demo</MODULE>
<CREATEINDEX>user</CREATEINDEX>
</TOP_MODULE>
<Property>
</Property>
<Device_Settings>
</Device_Settings>
<Configurations>
</Configurations>
<Runs>
<Run Name="syn_1" Type="Synthesis" ConstraintSet="constraint_1" Description="" Active="true">
<Strategy Name="Default_Synthesis_Strategy">
</Strategy>
</Run>
<Run Name="phy_1" Type="PhysicalDesign" ConstraintSet="constraint_1" Description="" SynRun="syn_1" Active="true">
<Strategy Name="Default_PhysicalDesign_Strategy">
</Strategy>
</Run>
</Runs>
<Project_Settings>
</Project_Settings>
</Project>
此处可能存在不合适展示的内容，页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容，可点击提交进行申诉，我们将尽快为您处理。
马建仓 AI 助手