一个从零开始写的极简、非常易懂的RISC-V处理器核。
一个基于 RISC-V 指令集的 CPU 实现（成功移植到野火征途 PRO 开发板），以及从零开始写一个基于 RISC-V 的 RT-Thread~
小麻雀处理器SparrowRV采用RISC-V架构，支持RV32IMZicsr指令集，2级流水线，哈佛结构，配有中断系统。MCU级别的处理器，麻雀虽小，五脏俱全。
Icarus Verilog is intended to compile ALL of the Verilog HDL as
described in the IEEE-1364 standard. Of course, it's not quite there
yet. It does currently handle a mix of structural and behavioural
constructs. For a view of the current state of Icarus Verilog, see its
home page at <http://iverilog.icarus.com/>.
基于zynq的HDMI驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2
OpenTSN4.0开源项目的新特性：（1）交换平面深度解耦，硬件代码由TSS（时间敏感交换），TSE（时间敏感端），HCP（硬件控制点）和OEM（Opensync MAC）实现。（2）集成了TSN硬件测试工具流量规划生成器TSNBuilder、TSN流量测试仪，用户可根据需要运行OpenTSN4.0交换机、网卡、控制器来进行实验验证。
在pynq-z1上实现RISC-V处理器Rocket-Chip，并在其上添加各种外设。
iFlow用于支持数字芯片后端自动化设计流程，支持skywater130工艺，openroad和iEDA工具。
chiplab项目致力于构建基于LoongArch32 Reduced的soc敏捷开发平台
The Ultra-Low Power RISC-V Core
