• 1
• 0
• 0

chisuhua/chisel-template

• 1
• 1
• 0

chisuhua/verilog-axis

• 1
• 1
• 0

chisuhua/awesome-machine-learning-in-compilers

• 1
• 0
• 0

chisuhua/firrtl

Flexible Intermediate Representation for RTL

• 1
• 0
• 0

chisuhua/aws-fpga-firesim

• 1
• 0
• 0

chisuhua/DRAMSim2

• 1
• 0
• 0

chisuhua/testchipip

• 1
• 0
• 0

chisuhua/sifive-blocks

• 1
• 0
• 0

chisuhua/hwacha

• 1
• 0
• 0

chisuhua/rocket-chip

• 1
• 0
• 0

chisuhua/simmanni_fpga-demo

• 1
• 0
• 129

chisuhua/akg forked from MindSpore/akg-full-log

Auto Kernel Generator

• 1
• 0
• 0

chisuhua/simmani

Simmani Runtime Power Modeling

• 1
• 0
• 1

chisuhua/cva6

• 1
• 0
• 0

chisuhua/dinocpu

• 1
• 0
• 0

chisuhua/ROCm-OpenCL-Runtime

• 1
• 0
• 0

chisuhua/ROC-smi

• 1
• 0
• 0

chisuhua/ROCm_Documentation

• 1
• 0
• 0

chisuhua/ROCm

• 1
• 0
• 0

chisuhua/ROCm-ComputeABI-Doc