1 Star 0 Fork 0

cuijunjie18/Digital_logic_design_experiments

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
文件
该仓库未声明开源许可证文件(LICENSE),使用请关注具体项目描述及其代码上游依赖。
克隆/下载
易错.txt 328 Bytes
一键复制 编辑 原始数据 按行查看 历史
cuijunjie18 提交于 2024-11-08 11:45 . 完结撒花!
1,只能用wire去连接子模块的输出
2,wire型不能赋初值
3,不要在多个always块里对同一个变量赋值,多网驱动
4,不同always过程块间并行,同一个always块内顺序执行
5,逻辑布尔判断用的可能是当前被改变的变量,会出错,放在if里保证判断的是之前的
Loading...
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
1
https://gitee.com/cuijunjie18/digital_logic_design_experiments.git
[email protected]:cuijunjie18/digital_logic_design_experiments.git
cuijunjie18
digital_logic_design_experiments
Digital_logic_design_experiments
master

搜索帮助